安徽师范大学电子系统设计课程大纲本科教学大纲

理论类课程大纲
课程名称:电子系统设计
一、课程概况
所属专业: 自动化 开课单位： 物理与电子信息学院
课程类型: 专业基础课程 课程代码: 0845240
开课学期: 4 学分： 2
学时： 24 核心课程: 是
拟使用教材：
潘松《EDA 技术实用教程》（第五版）.科学出版社.2013 年
国内(外)现有教材：
江国强《EDA 技术与应用》（第四版）.北京：电子工业出版社.2014 年
周振超《EDA 技术及应用》.清华大学出版社.2015
学习参考资料
侯伯亨《VHDL 硬件描述语言与数字逻辑电路设计》西安电子科技大学出版
社.2002 年
黄沛昱《 EDA 技术与 VHDL 设计实验指导》.西安电子科技大学出版社.2002
年
二、课程描述（300 字以内）
本课程是自动化专业的是电子类专业一门重要的专业基础课，系统地介绍
EDA 基础知识、常用的 EDA 开发工具、FPGA/CPLD 器件、硬件描述语言、项目设
计等内容，EDA 技术是指以计算机为工作平台，融合了应用电子技术、计算机技
术、信息处理及智能化技术的最新成果，进行电子产品的自动设计。利用 EDA
工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以
通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出 IC 版图或
PCB 版图的整个过程的计算机上自动处理完成。本课程基于可编程逻辑器件
（CPLD、FPGA），系统介绍其开发及应用，这些器件可以通过软件编程而对其硬
件结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快
捷。通过学习，提高学生应用计算机和设计软件对电子电路进行自动化设计和分
析的能力，为今后的学习和就业奠定基础。
三、课程目标
课程主要目标是使学生了解现代电子电路设计自动化的基本流程，了解
CPLD 和 FPGA 等可编程逻辑器件的硬件结构、原理和特性，熟悉 EDA 设计方法，
掌握 VHDL 设计语言，利用 EDA 开发工具进行数字系统的设计及仿真，从而提高
学生应用计算机对电子电路进行自动化设计和分析的能力，为今后学习和就业奠
定重要的基础。
四、教学要求
授课教师将按照学校本科教学工作有关要求做好课程教学各项工作，严格按
照课表规定的时间、地点上课，不迟到、不早退，将根据本大纲要求，认真备课
完成教案与讲稿编写等各项课前准备工作；授课过程力求内容充实、概念准确、
思路清晰、详略得当、逻辑性强、重难点突出，力戒平铺直叙、照本宣科，同时
重视对学生的学习方法指导和课堂教学效果信息的反馈，实现教与学的双向互
动；同时将结合课程目标要求，做好考核内容设计，并严格按照本大纲要求做好
出勤率统计、作业评价等各项工作。
学习是大学生自己的责任和义务，学生应根据课程大纲要求制定本门课程学
习计划，加强学业管理，严格自我要求，提升自主学习能力，主动适应课程学习
要求。参与课堂教学活动不迟到、不早退，无正当理由不请假，上课认真听讲，
不做任何与课堂教学无关事宜，不使用手机，积极与授课教师进行教学互动，同
时利用课余时间做好预习、复习、课外书籍阅读等工作，主动与同学开展合作学
习，认真完成任课教师布置的课程作业。
五、考核方式及要求
为实现课程教学目标，本门课程考核方式及要求为：出勤率及课堂表现占
10%，点到不少于 4 次，其中缺席 2 次，按无成绩计算；期中测验 1 次，测验成
绩按 20%折算后计入总成绩；课程作业 3-4 次，按批改成绩 10%折算后计入总成
绩；期末考试占总成绩的 60%。
六、课程内容
第一章：EDA 技术概述
（授课时间：第四学期第 1 周）
教学目标：
1、了解 EDA 技术及发展现状，硬件描述语言；
2、掌握 EDA 的基本概念及 EDA 设计流程。
教学重点:
EDA 设计流程、“自顶向下”的设计方法及 EDA 工具各模块主要功能。
教学难点:
设计处理中优化、综合、适配、分割的理解。
学 时：课堂教学 2 学时，课外自主学习时间不少于 1 学时
教学方法：讲授法、演示法
主要内容：
1. EDA 技术及其发展；
2. 硬件描述语言；
3. HDL 综合 自顶向下的设计技术；
4. EDA 设计流程；
5. 常用 EDA 工具；
6. Quartus II 概述。
学习方法：小组讨论
课后作业：1-1，1-2，1-3，1-4，课后完成，在下周课前提交。
第二章：EDA 设计流程及其工具
（授课时间：第四学期第 2 周）
教学目标：
理解 PLD 结构原理，熟悉 CPLD 的结构原理和 FPGA 的结构原理 ，掌握 CPLD/FPGA
的编程与配置。
教学重点: PLD 结构原理。
教学难点: FPGA 的查找表逻辑结构原理。
学 时：课堂教学 2 学时，课外自主学习时间不少于 1 学时
教学方法：讲授法、演示法
主要内容：
1. PLD 的发展历程， PLD 分类；
2. PLD 结构原理，PLA 结构原理，PAL 结构原理，GAL 结构原理，CPLD 的结构
原理，FPGA 的结构原理，查找表逻辑结构，Cyclone III 系列器件的结构原理；
3. PLD 产品概述；
4. Altera 的 FPGA 配置方式， CPLD/FPGA 的编程与配置 ， CPLD 在系统编程，FPGA 配
置方式， FPGA 专用配置器件，使用单片机配置 FPGA。
学习方法：小组讨论
课后作业：2-1，2-2，2-3，2-5，课后完成，在下周课前提交。
第三章：组合电路的 VHDL 设计
（授课时间：第四学期第 3-4 周）
教学目标：
1. 掌握 VHDL 的基本语法格式；
2. 掌握基本组合电路的 VHDL 设计；
3. 熟识 VHDL 的基本语句；
4. 了解 VHDL 的数据类型转换。
教学重点：
VHDL 的基本语法格式和基本语句；基本组合电路的 VHDL 设计。
教学难点：
VHDL 中信号定义和数据对象定义，及并行进程之间的关系。
学 时：课堂教学 4 学时，课外自主学习时间不少于 2 学时
教学方法：讲授法、演示法
主要内容：
1. 多路选择器及其 VHDL 描述 ；半加器及其 VHDL 描述 ；选 1 多路选择器及其 VHDL
描述；选 1 多路选择器及 CASE 语句表述方式； CASE 语句；
2. IEEE 库预定义标准逻辑位与矢量 ；其他预定义标准数据类型 ； 信号定义和数据对
象 ；并置操作符；4 选 1 多路选择器的 VHDL 不同描述方式；全加器及其 VHDL 表
述 ；
3. 全加器设计及例化语句应用；
4. GENERIC 参数定义语句；整数数据类型 ；省略赋值操作符；移位操作符；各类运算
操作对数据类型的要求 ；数据类型转换函数； GENERIC 参数传递映射语句 。
学习方法：小组讨论
课后作业：3-1，3-3，3-5，3-7，3-12，3-20，课后完成，在下周课前提交。
第四章：时序仿真与硬件实现
（授课时间：第四学期第 5 周）
教学目标：
1、掌握 SignalProbe 使用方法；
2、掌握引脚锁定与硬件测试。
教学重点：
VHDL 程序输入与仿真测试；引脚锁定与硬件测试 。
教学难点：
仿真测试文件输入及参数设置； 利用属性表述实现引脚锁定。
学 时：课堂教学 2 学时，课外自主学习时间不少于 1 学时
教学方法：讲授法、演示法
主要内容：
1. VHDL 程序输入与仿真测试；
2. 引脚锁定与硬件测试，编译文件下载 ；JTAG 间接编程模式； USB-Blaster 驱动程序
安装方法 ；
3. 电路原理图设计流程；
4. SignalProbe 使用方法；
5. 宏模块逻辑功能查询 。
学习方法：小组讨论
课后作业：4-1，4-3，4-6，4-10，4-12，课后完成，在下周课前提交。
第五章： 时序电路的 VHDL 设计
（授课时间：第四学期第 6-7 周）
教学目标：
1、掌握基本时序元件的 VHDL 表述；
2、熟识 D 触发器的 VHDL 描述；
3、掌握实用计数器的 VHDL 设计，移位寄存器的 VHDL 设计。
教学重点：
基本时序元件的 VHDL 表述和 VHDL 实现时序电路的不同表述。
教学难点：
时序电路与组合电路设计的 VHDL 不完整条件表述。
学 时：课堂教学 4 学时，课外自主学习时间不少于 2 学时
教学方法：讲授法、演示法
主要内容：
1. 基本时序元件的 VHDL 表述 1，D 触发器的 VHDL 描述，含异步复位和时钟使能的 D
触发器及其 VHDL 表述 1，含同步复位控制的 D 触发器及其 VHDL 表述，基本锁存器
及其 VHDL 表述，含清 0 控制的锁存器及其 VHDL 表述；
2. VHDL 实现时序电路的不同表述 ，双边沿触发时序电路设计讨论，计数器的 VHDL
设计 ，移位寄存器的 VHDL 设计 ；
3. 属性描述与定义语句。
学习方法：小组讨论
课后作业：5-2，5-3，5-6，5-19，5-12，课后完成，在下周课前提交。
第六章：Quartus II 应用深入
（授课时间：第四学期第 8 周）
教学目标：
1．掌握时序电路硬件设计与仿真；
2．掌握功能块 Chip Planner 应用；
3．熟识 SignalTap II 的使用方法。
4．了解 Synplify 的应用方法。
教学重点：
FPGA 硬件测试与仿真， SignalTap II 的使用方法及参数设置。
教学难点：
SignalTap II 的应用及触发信号等参数设置。
学 时：课堂教学 2 学时，课外自主学习时间不少于 1 学时。
教学方法：讲授法、演示法
主要内容：
1. 时序电路硬件设计与仿真，FPGA 硬件测试，SignalTap II 的使用方法，编辑 SignalTap II
的触发信号，Fitter Settings 项设置。
2. 功能块 Chip Planner 应用，Chip Planner 应用流程说明，Chip Planner 说明 。
3. Synplify 的应用及接口方法 ，Synplify 使用流程 ，Synplify 与 Quartus II 接口。
学习方法：小组讨论
课后作业：6-1，6-2，6-3，课后完成，在下周课前提交。
第七章：宏功能模块应用
（授课时间：第四学期第 9 周）
教学目标：
1、掌握创建宏功能模块基本概念；
2、熟识存储器配置文件属性定义和结构设置。
教学重点：
LPM 随机存储器的设置和调用， 存储器配置文件属性定义和结构设置，
In-System Sources andProbes Editor 使用方法。
教学难点：
宏功能模块属性定义和结构参数设置，宏功能模块工程创建与仿真测试。
学 时：课堂教学 2 学时，课外自主学习时间不少于 1 学时
教学方法：讲授法、演示法
主要内容：
1. 计数器 LPM 模块调用，计数器模块文本的调用与参数设置，创建工程与仿真测试，
利用属性控制乘法器的构建，LPM 随机存储器的设置和调用 ， 存储器初始化文
件 ， LPM_RAM 的设置和调用，仿真测试 RAM 宏模块；
2. VHDL 的存储器描述及相关属性，存储器配置文件属性定义和结构设置；
3. 简易正弦信号发生器设计；
4. NCO 核数控振荡器使用方法；
5. DDS 信号发生器设计示例。
学习方法：小组讨论
课后作业：7-1，7-2，7-3，7-4，课后完成，在下周课前提交。
第八章：VHDL 设计深入
（授课时间：第四学期第 10-11 周）
教学目标：
1、掌握 VHDL 数据对象的概念；
2、掌握 VHDL 顺序语句与并行语句应用；
3、熟识 VHDL 的不同的描述风格。
教学重点：
VHDL 顺序语句与并行语句的区别及应用，三态门的设计， VHDL 的不同的描述风格。
教学难点：
基于不完全条件语句的时序电路设计，VHDL 并行语句与顺序语句的区别。
学 时：课堂教学 4 学时，课外自主学习时间不少于 2 学时
教学方法：讲授法、演示法
主要内容：
1. 数据对象，常数，变量，信号，进程中的信号赋值与变量赋值；
2. 含高阻输出的电路设计，三态门设计，双向端口的设计方法 ，三态总线电路设计；
3. 顺序语句归纳， 并行赋值语句讨论；
4. VHDL 的描述风格 。
学习方法：小组讨论
课后作业：8-1，8-2，8-4，,8 -5，8-7，课后完成，在下周课前提交。
第十章： VHDL 有限状态机设计
（授课时间：第四学期第 12 周）
教学目标：
1、掌握 VHDL 状态机的一般形式及基本概念；
2、掌握 Moore 型有限状态机的设计；
3、掌握 Mealy 型有限状态机的设计；
4、了解 借助 EDA 优化控制工具生成安全状态机。
教学重点：
Moore 型有限状态机的设计，Mealy 型有限状态机的设计。
教学难点：
多进程结构状态机设计及状态机编码选择。
学 时：课堂教学 2 学时，课外自主学习时间不少于 1 学时
教学方法：讲授法、演示法
主要内容：
1. VHDL 状态机的一般形式 ，状态机的一般结构，状态机设计初始约束与表述；
2. Moore 型有限状态机的设计 ，多进程结构状态机， 序列检测器之状态机设计；
3. Mealy 型有限状态机的设计，状态编码，状态编码设置，安全状态机设计；
4. 借助 EDA 优化控制工具生成安全状态机；
5. 硬件数字技术排除毛刺，延时方式，逻辑方式去毛刺 ，定时方式去毛刺 。
学习方法：小组讨论
课后作业：10-1，10-2，课后完成。