资源简介：2016年成都电子科技大学836信号与系统和数字电路考研真题考研试题    

        下载流程： 考研真题 点击“考研试卷””下载; 考博真题 点击“考博试卷库” 下载

 

共 8 页第 1 页
图 1.1
电子科技大学
2016 年攻读硕士学位研究生入学考试试题
考试科目：836 信号与系统和数字电路
数字电路部分
一、单项选择题：（每小题 2 分，共 10 分）
（1）、一个电路，在正逻辑下逻辑函数为 ZXY ' ，用负逻辑表示时，其对应的逻辑函数为（ ）。
A. ZYX )'(  B. ')'( ZYX  C. ZYX ' D. '' YZX 
（2）、已知 X 补码=（10110111），下列表达式中正确的是（ ）。
A. X 反码=（10111000） B. X 原码 =（11001001）
C. X 原码=（01001001） D. 以上都不对
（3）、74LS138 为 3-8 译码器，其输出为低电平有效，比
如在使能端有效情况下，输入 CBA=011 时，输出 Y3 端
为 0，除 Y3 外的其它输出为 1。已知利用 74LS138 构成
的组合逻辑电路的输入波形 W、X、Y 和输出波形 F 如图
1.1 所示，该电路的电路图可能为（ ）。（图中 74LS20
为与非门）
A. B.
C. D.
（4）、一个组合电路，需要比较两个 4 位二进制数 X=X3X2X1X0，Y=Y3Y2Y1Y0 是否出现 Xn Yn
的情况，当对应位中没有一位相同时，输出 Z=1。该电路可用 4 个（ ）门和一个（ ）
门实现。
A. （异或）（与非） B. （异或）（或非）
共 8 页第 2 页
图 2.1
加法器
COUT
A3 A2 A1 A0 B3 B2 B1 B0
CIN
X2
S3 S2 S1 S0
X1 X0 X3 X2 X1
Y6 Y5 Y4 Y3 Y2 Y1
X3 X0
Y0
C. （同或）（与非） D. （同或）（或非）
（5）、实现一个输入为 1MHz，输出为 1KHz 的分频器，至少需要（ ）个触发器。
A. 8 B. 9 C. 10 D. 11
二、填空题：（每小题 3 分，共 15 分）
（1）、若 ))((1 CBDAF  ， ''''2 ACDBCDDBAF  ，则 21 FF  的最简积之和表达式
为（ ）。
（2）、逻辑方程 ))(')(('' DCBACACABBCAD  的解为（ ）。
（3）、一个摩尔（MOORE）型时序电路，当它检测到一个序列 011 时，输出变化（假设初始
输出为 0），实现该时序电路至少需要（ ）个状态。比如
X： 0 0 1 1 0 1 0 1 1 0 1 1 0 0 0 1 1
Z： 0 0 0 0 1 1 1 1 1 0 0 0 1 1 1 1 1 0 0
（4）、能够实现与 BAACCBF '''  同样逻辑功能的无
静态冒险电路对应的逻辑表达式为（ ）。
（5）、已知电路如图 2.1 所示，电路输入 X=X3X2X1X0，
输出 Y=Y6Y5Y4Y3Y2.Y1Y0，X、Y 均为无符号二进
制数，则 X 和 Y 的关系为（ ）。
三、组合电路设计（10 分）
设计一个减法器电路模块，将两个十进制数字（以 8421BCD 码表示）相减。电路的输入
为两个十进制数字 X、Y（以 8421BCD 码表示），以及借位输入 BIN（BIN=1 表示有借位）；
电路的输出是一个十进制数字 Z（以 8421BCD 码表示）和借位输出 BOUT（BOUT=1 表示有
借位）。假定没用的输入变量组合永远不会出现。比如，当 X=1001，Y=0101，BIN=1 时，输
出 Z=0011，BOUT=0；当 X=0101，Y=0111，BIN=0 时，输出 Z=1000，BOUT=1；
1） 写出 8421BCD 码减法运算时修正的规则；
2） 使用四位二进制加法器（逻辑符号可参考图 2.1）和必要的门实现该电路。（必须说明设计
思路）。
四、时序电路分析（10 分）

 

说明：本站提供的《2016年成都电子科技大学836信号与系统和数字电路考研真题考研试题 》源自权威渠道，为历年考过（被使用过）的真题试卷，除标注有“回忆版”字样的试题外，其余均为原版扫描，权威可靠；回忆版试题由当年参加全国硕士、博士研究生入学考试考生回忆，内容完整。